کاهش نرخseu برای fpga های مبتنی بر sram در کاربرد های فضایی
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده برق و کامپیوتر
- نویسنده احمد رحمانفر
- استاد راهنما یاسر بالغی محمد رضا ذهابی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1392
چکیده
استفاده از fpga های مبتنی بر sram در کاربردهای فضایی مانند عملیات اکتشاف دور به دلیل قابلیت باز پیکربندی در این قطعات بسیار مورد توجه بوده است. نتایج آزمون های به دست آمده بر روی fpga های مبتنی بر sram نشان می دهد که این قطعات فوق العاده به تشعشعات فضایی حساس هستند و نرخ seu در آنها بسیار زیاد است. کد همینگ برای مقابله با seu در بیتهای پیکره بندی fpga های مبتنی بر sram استفاده شده است. این کد قابلیت تصحیح خطاهای تک بیتی را دارد، اما با پیشرفت تکنولوژی قطعات نیمه هادی و افزایش چگالی حافظه ها، یک ذره پر انرژی از تشعشعات فضایی می تواند چند بیت حافظه را به صورت هم زمان واژگون گرداند که در اکثر موارد این بیتها مجاور هستند. استراتژی جایابی بیت برای بهبود تشخیص خطاهای مجاور در کدهای همینگ مورد استفاده در حافظه ها (برای 8 ، 16 و 32 بیت اطلاعات) معرفی شده است، اما در این پایان نامه از این استراتژی برای بهبود تشخیص خطاهای مجاور دوتائی در کد همینگ (6 ،10) و کد همینگ (24،29) و همچنین بهبود قابلیت تصحیح خطاهای مجاور دوتایی در کد همینگ (6،10) استفاده شده است. از این کدها برای مقابله با seu در ماژول سویچ fpga های مبتنی بر sram استفاده شده است. همچنین در این پایان نامه روشی مبتنی بر الگوریتم ژنتیک پیشنهاد شده است، که هدف این روش یافتن ماتریس توازن بهبود یافته برای کدهای تصحیح خطای استفاده شده در ماژول سویچ و lut ها است. پس از اعمال روش پیشنهادی تقریبا تمام خطاهای دو بیتی یا سه بیتی مجاور در کدهای مربوط (فقط در کدهای شامل 16 بیت اطلاعات، کارآیی 95% است و در بقیه موارد کارآیی 100% است) قابل تشخیص شده است که نسبت به جایابی بیت، نتایج بهبود زیادی داشته است. اما این روش با افزونگی در تعداد گیتهای مورد نیاز برای دیکد کردن همراه است. از این رو مدل اولیه بهبود داده شده است و قابلیت مصالحه بین حجم سخت افزاری و کارآیی به آن اضافه شده است. در نتیجه از این روش با دو رویکرد متفاوت می توان استفاده کرد: 1- با رویکرد کاهش سخت افزار. 2- با رویکرد افزایش کارآیی. پس از اعمال مدل بهبود یافته در کدهای موردنظر، در نهایت زمانی که افزونگی سخت افزاری مجاز باشد، کارآیی مربوط به تمامی کدها به 100% رسیده است و زمانی که افزونگی مجاز نباشد، در بعضی موارد کارآیی نسبت به مدل اولیه کاهش یافته است، اما هنوز نسبت به جایابی بیت افزایش خوبی دارد.
منابع مشابه
کاهش ابعاد آنتن هلیکال برای مأموریت های فضایی
هدف از این پژوهش، بررسی اثرات قطر صفحه زمین آنتن هلیکال مود محوری بر مشخصات تشعشعی آنتن است. بررسیها نشان میدهند که انتخاب مناسب نسبت قطر صفحه زمین نسبت به قطر هلیکس میتواند مصالحهای منطقی میان عملکرد مطلوب آنتن و جرم آن برقرار نماید. تحلیلهای عددی نشان میدهند که این نسبت برابر با 5/1 است. نتایج این پژوهش نشان میدهند که با افزایش این نسبت، جرم آنتن افزایش چشمگیری خواهد داشت؛ حالآنکه در ...
متن کاملFPGA Leakage Power Reduction Using Asymmetric SRAM Cells
This report shows the leakage power and the access latency of a novel asymmetric SRAM cell [1] using HSPICE simulation under different scenarios for FPGA architecture. Then, it shows that we are able to take advantage of the features of asymmetric cells and achieve 2X leakage power reduction for LUT-based FPGA.
متن کاملOnline Testing of Interconnect Faults in SRAM based FPGA Systems
This paper describes a novel method for online detection and location of interconnects faults in SRAM-based FPGA systems. In safety critical systems like space probes, online checkers are used to report misbehavior of any of the subcircuit within the system. When one such subcircuit is reported to misbehave, the algorithm proposed in this paper attempts to detect and locate the interconnect fau...
متن کاملHamming Codes on SRAM Based FPGA for Space Applications
-This paper discuss about the method for designing error tolerant systems in SRAM-based FPGAs. SRAM-based FPGAs are preferred in mission based critical space applications. But due to high radiation on the sensitive part of the circuits which introduces errors called Single Event Upset (SEU).Sometimes these types of errors results the permanent malfunction of the entire system. Different error d...
متن کاملAn Analytical Delay Model for SRAM-Based FPGA Interconnections
* Supported by National Key Project of “9.5” Plan for Technique R&D of P.R.C (Grant No. 96-738-01-09-01) ÏAbstractÐIn SRAM-based FPGA, MOS transistors connect wire segments to construct interconnections between CLBs, resulting in large and unpredictable path delays. So it is necessary to be able to estimate interconnection delays quickly and accurately in order that performance-driven layout an...
متن کاملFPGA Implementation of SRAM Memory Testing Technique Using BISR Scheme
As RAM is major component in present day SOC, by Improving the yield of RAM improves the yield of SOC. So the repairable memories play a vital role in improving the yield of chip .Built-in self-repair (BISR) technique has been widely used to repair embedded random access memories (RAMs). If each repairable RAM uses one self contained BISR circuit (Dedicated BISR scheme), then the area cost of B...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده برق و کامپیوتر
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023